本文通過一個(gè)STM32F103工業(yè)控制器批量生產(chǎn)時(shí)15%板卡無法啟動(dòng)的案例，分析了VDD電源去耦電容選擇不當(dāng)導(dǎo)致的問題根源 ，作者發(fā)現(xiàn)客戶設(shè)計(jì)中47μF大容量去耦電容導(dǎo)致VDD上升時(shí)間超過MCU要求
，提出三種解決方案（減小電容值 、并聯(lián)小電阻
、修改復(fù)位電路），最終采用減小電容方案徹底解決問題 ，文章總結(jié)了VDD電容設(shè)計(jì)經(jīng)驗(yàn)，強(qiáng)調(diào)需嚴(yán)格遵循MCU規(guī)格書中電源上升時(shí)間要求
，并給出MCU電源設(shè)計(jì)的通用要點(diǎn)：采用分級(jí)去耦策略（大容量電解電容+104/106陶瓷電容）、遵循PCB布局規(guī)范 、必要時(shí)添加電源監(jiān)控電路，最后強(qiáng)調(diào)電子設(shè)計(jì)中需重視細(xì)節(jié) ，建議工程師養(yǎng)成研讀器件手冊(cè)、全面測(cè)試的好習(xí)慣
，以避免批量生產(chǎn)隱患 。

本文目錄導(dǎo)讀：

1. 問題現(xiàn)象描述
2. 初步排查過程
3. 深入分析與定位
4. 問題根本原因
5. 解決方案
6. 技術(shù)擴(kuò)展：MCU電源設(shè)計(jì)要點(diǎn)

作為一名電子工程師，我在多年的項(xiàng)目開發(fā)過程中遇到過各種各樣的電路問題 ，其中VDD電源的去耦電容選擇不當(dāng)導(dǎo)致的系統(tǒng)啟動(dòng)失敗是最容易被忽視卻又十分常見的一類問題
，我就以一個(gè)真實(shí)的項(xiàng)目案例,為大家詳細(xì)分析這類問題的成因及解決方案
。

問題現(xiàn)象描述

上個(gè)月，我接到一個(gè)客戶的求助電話 ，他們?cè)O(shè)計(jì)的基于STM32F103的工業(yè)控制器在批量生產(chǎn)時(shí)出現(xiàn)了約15%的商品無法正常啟動(dòng)的問題
，客戶描述的現(xiàn)象是：部分板卡上電后MCU完全沒有反應(yīng)，測(cè)量VDD電壓正常（3.3V） ，復(fù)位電路也工作正常,但MCU就是不啟動(dòng)。

初步排查過程

我首先要求客戶提供了原理圖和PCB設(shè)計(jì)文件
，并寄送了幾個(gè)不良樣品給我分析,初步排查步驟如下：

1. 電源測(cè)試：使用示波器測(cè)量VDD上電波形,發(fā)現(xiàn)正常板卡和異常板卡的上電曲線有明顯差異 。
2. 復(fù)位信號(hào)檢查：確認(rèn)復(fù)位電路工作正常,復(fù)位信號(hào)在上電后能正確釋放。
3. 時(shí)鐘信號(hào)測(cè)量：使用示波器測(cè)量HSI時(shí)鐘輸出,發(fā)現(xiàn)異常板卡的時(shí)鐘信號(hào)不穩(wěn)定
   。
4. 最小系統(tǒng)驗(yàn)證：斷開所有外圍電路，僅保留MCU
   、電源和復(fù)位電路,問題依然存在。

深入分析與定位

通過上述初步排查 ，我將問題范圍縮小到了電源相關(guān)部分,進(jìn)一步觀察發(fā)現(xiàn)：

• 異常板卡的VDD上電波形在達(dá)到3.3V后會(huì)有小幅振蕩（約100mV）
• 這種振蕩在持續(xù)約50ms后逐漸消失
• MCU的數(shù)據(jù)手冊(cè)明確要求電源穩(wěn)定后才能釋放復(fù)位信號(hào)

查閱STM32F103的電氣特性規(guī)格書，我注意到一個(gè)重要參數(shù)：VDD上升時(shí)間要求
，MCU要求VDD必須在指定的時(shí)間內(nèi)（通常為1ms內(nèi)）從10%上升到90%,否則可能無法可靠啟動(dòng) 。

問題根本原因

經(jīng)過仔細(xì)分析,發(fā)現(xiàn)問題出在VDD去耦電容的選擇上：

1. 總?cè)萘窟^大：客戶在每路VDD上都放置了10μF的MLCC電容，導(dǎo)致總?cè)萘砍^50μF
2. 電容ESR過低：MLCC電容的ESR極低（通常只有幾毫歐） ，導(dǎo)致電源上電時(shí)的沖擊電流很大
3. LDO響應(yīng)不足：系統(tǒng)使用的LDO沒有足夠的瞬態(tài)響應(yīng)能力來處理這種大電容負(fù)載

這種組合導(dǎo)致了VDD上電速度過慢
，違反了MCU的上電時(shí)序要求,從而造成部分MCU無法可靠啟動(dòng)
。

解決方案

針對(duì)這個(gè)問題,我提出了以下幾種解決方案：

優(yōu)化電容網(wǎng)絡(luò)

1. 減少總電容值，將每個(gè)VDD引腳的10μF電容改為1μF
2. 增加一個(gè)小容量的電解電容（如4.7μF）來提高ESR
3. 在靠近MCU的位置保留100nF的高頻去耦電容

調(diào)整上電時(shí)序

1. 增加電源監(jiān)控IC ，確保VDD穩(wěn)定后再釋放復(fù)位信號(hào)
2. 延長(zhǎng)復(fù)位電路的時(shí)間常數(shù)
   ，給VDD更多穩(wěn)定時(shí)間

選擇更適合的LDO

1. 選用具有更好瞬態(tài)響應(yīng)能力的LDO
2. 考慮使用帶有軟啟動(dòng)功能的電源ic

客戶最終采用了方案一，問題得到完全解決 ，后續(xù)生產(chǎn)的板卡啟動(dòng)可靠性達(dá)到100%。

通過這個(gè)案例,我總結(jié)了以下幾點(diǎn)VDD電容設(shè)計(jì)經(jīng)驗(yàn)：

1. 不要過度依賴經(jīng)驗(yàn)值：每個(gè)MCU的上電時(shí)序要求可能不同
   ，必須仔細(xì)閱讀數(shù)據(jù)手冊(cè)
2. 電容選擇要平衡：不是容量越大越好，需要考慮ESR、ESL等參數(shù)
3. 電源完整性分析：復(fù)雜系統(tǒng)應(yīng)該進(jìn)行完整的電源完整性仿真
4. 批量前的充分測(cè)試：要在各種環(huán)境條件下（特別是低溫）測(cè)試上電特性
5. 留有余量：設(shè)計(jì)時(shí)要考慮器件參數(shù)的公差和老化因素

技術(shù)擴(kuò)展：MCU電源設(shè)計(jì)要點(diǎn)

為了幫助大家避免類似問題,我再分享一些MCU電源設(shè)計(jì)的通用要點(diǎn)：

1. 電源去耦策略：

   • 每對(duì)VDD/VSS引腳都應(yīng)有一個(gè)100nF MLCC電容
   • 在電源入口處放置一個(gè)1-10μF的較大電容
   • 高頻應(yīng)用可能需要額外的pF級(jí)電容

2. PCB布局要求：

   • 去耦電容盡可能靠近MCU引腳
   • 使用短而寬的走線連接
   • 避免過孔影響高頻特性

3. 電源監(jiān)測(cè)：

   

   • 對(duì)于關(guān)鍵應(yīng)用 ，建議使用電源監(jiān)控IC
   • 確保復(fù)位信號(hào)在電源完全穩(wěn)定后才釋放
   • 考慮使用看門狗電路提高可靠性

VDD電容的選擇看似簡(jiǎn)單
，但實(shí)際上需要考慮的因素很多，不當(dāng)?shù)碾娙葸x擇可能導(dǎo)致系統(tǒng)無法可靠啟動(dòng) ，這種問題往往在批量生產(chǎn)時(shí)才會(huì)暴露，造成嚴(yán)重?fù)p失
，希望通過本文的案例分析，能夠幫助大家在今后的設(shè)計(jì)中避開這個(gè)"坑",設(shè)計(jì)出更加可靠的電子商品 。

在電子設(shè)計(jì)中沒有小問題 ，每一個(gè)細(xì)節(jié)都值得認(rèn)真對(duì)待
，作為一名老工程師，我建議年輕工程師們養(yǎng)成良好的設(shè)計(jì)習(xí)慣：仔細(xì)閱讀器件手冊(cè) 、充分理解每個(gè)元件的作用
、在樣機(jī)階段進(jìn)行全面的邊界條件測(cè)試,才能設(shè)計(jì)出經(jīng)得起市場(chǎng)考驗(yàn)的商品
。

? 振邦微科技版權(quán)所有 ，轉(zhuǎn)載請(qǐng)注明出處。